Original document

A/D CONVERTER

Patent number:

JP2279021

Publication date:

1990-11-15

Inventor:

MIYASHITA TAKUMI

Applicant:

FUJITSU LTD

Classification:

- international:

H03M1/40; **H03M1/38**; (IPC1-7): H03M1/40

- european:


Application number: JP19890100793 19890420 Priority number(s): JP19890100793 19890420

View INPADOC patent family

Report a data error here

Abstract of JP2279021

PURPOSE:To convert an analog value into a digital value with high accuracy and single power supply by setting a conversion decision level of a conversion means between a 1st reference voltage and a 3rd reference voltage. CONSTITUTION: A conversion decision level of a conversion means 12 is set between a 1st reference voltage VR and a 3rd reference voltage VG. That is, a converting range is divided into three with two comparison means 13, 14 receiving the 1st and 3rd reference voltages VR, VG with respect to the analog value Vi extracted from the analog input signal VIN, and the conversion decision level is set to a median of the 1st and 3rd reference voltages VR, VG. Thus, comparison output signals CD1, CD2 are outputted by using the 1st and 3rd reference voltage VR, VG as the input range together with 1st and 2nd comparison means 13, 14 with respect to a cyclic analog value VO of the analog value Vi extracted from the analog signal VIN. Thus, it is possible to output three digital values PO'+1', OO'0' and NO'-1' from the comparison output means 16.



Data supplied from the *esp@cenet* database - Worldwide

19日本国特許庁(JP)

⑩特許出願公開:

⑫ 公 開 特 許 公 報 (A) 平2-279021

®Int. Cl. 3

識別記号

庁内整理番号

國公開 平成2年(1990)11月15日

H 03 M 1/40

6832 - 5 I

審査請求 未請求 請求項の数 1 (全11頁)

69発明の名称 A/D変換器

> 願 平1-100793 20特

@出 願 平1(1989)4月20日

個発 明 下

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

砂出 顋 富士通株式会社 人 79代 理 人 弁理士 岡本 啓三

神奈川県川崎市中原区上小田中1015番地

1. 発明の名称

A/D変換器

2. 特許請求の範囲

クロック信号(1)に基づいて、アナログ入力 信号(VIN)からアナロダ値(Vi)を抽出し、 かつ変換手段(12)、第1、第2の比較手段 (13,14)及び循環手段(15)の入出力を 制御するスイッチ制御手段(11)と、

前記アナログ値 (Vi) と第1、第2及び第3 の基準電圧(VR、VR/2、VG)とを入力し て、循環アナログ値(VO)を出力する変換手段 (12) 2.

前記循環アナログ値(VD)と第1及び第3の 基準電圧(VR, VC)とを入力して、第1の比 較出力信号 (CD1) を出力する第1の比較手段 (13) と、

前記循環アナログ値(VO)と第1及び第3の 基準電圧(VR, VG)とを入力して、第2の比 較出力信号 (CD2)を出力する第2の比較手段

(14) と、

前記循環アナログ値(VO)を、変換手段(1 2) と第1, 2の比較手段(13, 14)とに循 環させる循環手段(15)と、

前記第1及び第2の比較出力信号(CD1、及 びCD2)を入力して、3つのデジタル値(PO ·「+1」, 00「0」, NO「-1」)を出力す る比較出力手段16とを具備し、

前記変換手段(12)の変換判定レベルを、第 】の基準電圧(VR)と第3の基準電圧(VG) との間に設定することを特徴とするA/D変換器。 3. 発明の詳細な説明

(概要)

A/D変換器、特にアナログ入力信号からアナ ログ値を抽出し、循環アナログ値と基準電圧とを 加減/比較して、デジタル値を出力する循環比較 型A/D変換器に関し、

族循環比較型 A / D 変換器の変換レンジを比較 国路の入力レンジに左右されることなく広く建保 して、単一電流で精度良くアナログ値をデジタル

値に変換することを目的とし、

クロック信号に基づいて、アナログ入力信号か らアナログ値を抽出し、かつ変換手段。第1、第 2 の比較手段及び循環手段の入出力を制御するス イッチ制御手段と、前記アナログ値と第1、第2 及び第3の基準電圧とを入力して、循環アナログ 彼の出力をする変換手段と、前記循環アナログ値 と第1及び第3の基準電圧とを入力して、第1の 比較出力信号を出力する第1の比較手段と、前記 循環アナログ値と第1及び第3の基準電圧とを入 力して、第2の比較出力信号を出力する第2の比 較手段と、前記循環アナログ値を、変換手段と第 1. 2の比較手段とに循環させる循環手段と、前 記載1、及び無2の比較出力は骨を入力して、3 つのデジタル値を出力する比較出力手段16とを 具備し、前記変換手段の変換判定レベルを第1の 基準電圧と第3の基準電圧との間に設定すること を含み構成する。

国路 2. 比較回路 3. 4、 S / H 回路 5. 容量 C 0~ C 2 及びスイッチ S 0~ S 4 から成る。

次に、スイッチSI. SOを介して入力された 芸地電圧VR、VGに基づく電荷が容量C1. C 0 に充電される。このアナログ値VIが容量C1. C 0 に充電された電荷と加減され、スイッチS3 を介して変換セル回路2から循環アナログ値VOが出力される。そして、この循環アナログ値VOがスイッチS4を介して比較回路3. 4に入力される。比較回路3では、循環アナログ値VOと基準電圧VR/4とが比較される。この結果、3つのデジタル値PO「ナ1」、OO「0」、NO「-1」が出力されるものである。

この際の基準電圧VR/4, -VR/4, VR

(産業上の利用分野)

本発明はA/D変換器に関するものであり、更に詳しく言えば、アナログ入力信号からアナログ値を抽出し、循環アナログ値と基準電圧とを加減/比較してデジタル値を出力する循環比較型A/D変換器に関するものである。

近年、半導体集積回路(LSI)技術の発展に 伴い、高機能のアナログ回路とデジタル回路とを 混載した高度な信号処理LSIの要求が高まって いる。

この様なしSIにおいては、変換レンジが広く、 しかも単一電源で動作させることが要求される。

(従来の技術)

第6, 7図は、従来例に係る説明図である。

第6図は、従来例のA/D変換器に係る構成図であり、3値制御循環比較型A/D変換器を示している。

図において、3値制御循環比較型A/D変換器は、スイッチトキャパシタ制御回路1,変換セル

の動作電源は、正負両電源(±5 (V))を必要とする。

(発明が解決しようとする課題)

第7図は、従来例の問題点にかかる変換レンジ ・ を説明する図である。

図において、3値制御循環比較型A/D変換器の変換レンジは、基準電圧VR、-VR間が3つに分割され、その中間点に判定レベルをもつものである。

このため、比較回路3.4の基準電圧±VR/ 4に伴うオフセット誤差については、アナログ入 力信号VINの中央値に判定レベルを設けること によって、アナログ値Viが変換レンジの中央部 により変換される。これにより、比較回路3.4 のオフセット誤差を取り除くことができる。

しかし、変換レンジが比較回路 3 . 4 の基準電圧 ± V R / 4 、すなわち比較回路 3 . 4 を構成するオペアンプの入力レンジに制御されて、例えば、 ± 5 (V) 動作の場合、アナログ入力信号 V | N

に対する変換レンジが 1.5~3.5 【 V 】程度になり、変換レンジが狭くなるという問題がある。

本発明は、かかる従来例の問題点に鑑み創作されたものであり、循環比較型A/D変換器の変換レンジを比較回路の入力レンジに左右されることなく広く確保して、単一電源で精度良くアナログ値をデジタル値に変換することを可能とするA/D変換器の提供を目的とする。

(課題を解決するための手段)

第1図は、本発明のA/D変換器に係る原理図を示している。

その変換器は、クロック信号 6 に基づいて、アナログ人力信号 V I Nからアナログ値 V i を抽出し、かつ変換手段 1 2、第 1 . 第 2 の比較手段 I 3 . 1 4 及び循環手段 1 5 の入出力を制御するスイッチ制御手段 I 1 と、前記アナログ値 V I と第 1 . 第 2 及び第 3 の基準電圧 V R . V R / 2 . V G とを入力して、循環アナログ値 V O の出力をする変換手段 1 2 と、前記循環アナログ値 V O と、

変換判定レベルが第 i ,第 2 の基準電圧 V R と V C の中央値に設定されている。

このため、、アナログ入力信号 V!Nから抽出されたアナログ値 Viの循環アナログ値 VOに対して、第1,第2の比較手段13,14共に、第1,第2の基準電圧 VR~VGを入力レンジにして、比較出力信号 CD1,CD2を出力することができる。従ってCD1,CD2を入力した比較出力手段17から3つのデジタル値 PO「+1」、OO「0」及びNO「-1」を出力することが可能となる。

また、変換手段12. 第1. 第2の比較手段13. 14の基準電圧VR. VR/2. VGについて、従来のような負の電源を省略することが可能となる。

これにより、従来に比べて変換レンジが広く、 単一電源で動作する3値制御循項比較型のA/D 変換器を製造することが可能となる。 第1及び第3の基準電圧 V R. V C とを入力して、第1の比較出力信号 C D 1 を出力する第1の比較手段13と、前記循環アナログ値 V O と 1 年 1 及び第3の基準電圧 V R. V G とを入力して、第2の比較出力信号 C D 2 を出力する第2の比較手段 12と第1,2の比較手段 13,14とに循環させる循環手段 15と、前記第1,及び第2の比較出力信号 C D 1,及び C D 2 を入力して、3つのデジタル値 P O 「+1」、O O 「0」、N O 「-1」を出力する比較出力手段 16とを具備し、前記変換判定レベルを第1の基準電圧 V G との間に設定することを特徴とし、上記目的を達成する。

(作用)

本発明によれば、アナログ入力信号 VINより 抽出されたアナログ値 Viに対して、第1, 第2 の基準電圧 VR, VGを入力した2つの比較手段 13,及び14により変換レンジが3分割され、

(実施例)

次に図を参照しながら本発明の実施例について 説明をする。

第2~5 図は、本発明の実施例に係るA/D変換器を説明する図であり、第2 図は本発明の実施例の3値制御循環比較型のA/D変換器に係る構成図を示している。

図において、21はスイッチ制御手段11の一 実施例となるスイッチトキャパシタ制御回路であ

り、変換セル回路 2 2 . 比較回路 2 3 . 2 4 . S / H 回路 2 5 のスイッチング素子 S 1 ~ S 2 4 及びアナログ入力信号 V 1 N を抽出するスイッチング素子 S 2 5 等に供給する制御信号を、クロック信号 4 に基づいて生成する機能を有している。

22は変換手段12の一実施例となる変換セル回路であり、オペアンプOP1、充放電用コンデンサCI~C3及びスイッチング素子SI~SIIから成る。変換セル回路22は、アナログ入力信号VINから抽出されたアナログ値Viと基準電圧VR、ŸGとを入力して、循環アナログ値V

Oを出力する機能を有している。

なお、オペアンプOPIには、仮想グランド電位となる基準電圧VR/2が入力されている。

ここで、仮想クランド電位とは、アナログ電源電位VRとアナロググランド電位VGとのほぼ中間電位を意味するものである。この仮想グランド電位は、変換セル回路22のオペアンプOP1の他に、スイッチング素子S6.S4にも接続される。また後述のS/H回路25のオペアンプOP2にも仮想クランド電位が接続される。

仮想グランド電位は基準電圧発生回路27により生成される。すなわち、これは、基準電圧発生回路27に入力されたアナログ電源電圧AVCC-VRとアナロググランド電位VG-Oとを抵抗R1、R2により2分割した中間電位VM-VR/2により得られるものである。

また、充放電用コンデンサ C 1 . C 2 及び C 3 の間には、容量 C に対して C 1 = C 2 = 2 C . C 3 = C の関係を有している。この関係と仮想グランド電位の関係からオペアンプ O P 1 の入力信号

2 2 . S 2 4 から成る。比較回路 2 3 は、アナログ入力信号 V I N から抽出されたアナログ値 V I や、循環アナログ値 V O と、基準電圧 V R . V G とを入力し、比較出力信号 C D 2 を出力する機能を有している。

25は循環手段15の一実施例となるS/H回路であり、オペアンプOP2と、充放電用コンデンサC8及びスイッチング素子S12~S14から成る。S/H回路25は、変換セル回路22からの循環アナログ値VOを、再び変換セル回路22や比較回路23、24に循環させる機能を有している。なお、オペアンプOP2には仮想グランド電位(基準電圧VR/2)が入力されている。

26は比較出力手段16の一実施例となる比較出力回路であり、二入力NOR論理素子NORから成る。比較出力回路26は、比較出力信号CD1.及びCD2を入力して、デジタル値PO「+1」、OO「0」及びNO「-1」を出力する機能を有している。

S25はS/H選択スイッチング素子であり、

の振幅、例えば振幅を1とすると、その出力信号の振幅を1/2にすることができる。これにより、アナログ人力信号 VINからアナログ値 Viを抽出し、第1回目の循環アナログ値 VO-ViをS/H回路 25を介して循環させることで、変換すべきアナログ値 Viを波袞(アッテネート)させることができる。この第1回目の循環アナログ値 VO-Viに係る動作は、第3~5 図を参照しながら詳述する。

23は、第1の比較手段13の一実施例となる比較回路であり、インパータINI. 充放電用コンデンサC4. C5及びスイッチング素子S15~S18. S23から成る。比較回路23は、アナログ人力信号VINから抽出されたアナログ値Viや、循環アナログ値VOと基準電圧VR. VCとを入力し、比較出力信号CD1を出力する機能を有している。

2 4 は、第 2 の比較手段の一実施例となる比較 回路であり、インバータ I N 2 . 充放電用コンデ ンサ C 6 . C 7 及びスイッチング素子 S 1 9 ~ S

アナログ人力信号VINからアナログ値Viをサンプリングするサンプリング状態では「S」側、アナログ値Viや循環アナログ値VOと基準電圧 VR、VR/2、VGとの加減/比較をするホールド状態では、「H」側に切り換わるものである。

また、各基準電圧 V R. V R / 2, V G は、例 えばマイクロコンピュータ等の動作電源である直 波 5 (V)を用いる。従って、基準電圧 V R = 5 (V)とすれば、基準電圧 V R / 2 = 2.5 (V). 基準電圧 V C = 0 (V)となる。

第3図は本発明の実施例のA/D変換器のスイッチ制御に係るタイムチャートであり、アナログ 人力信号VINについて、クロック信号2サイクルでアナログ値Viを抽出し、その後4サイクル 毎にアナログ値Viの重み付けを行なうタイムチャートを示している。

図において、 がはクロック信号であり、スイッチトキャパシタ制御回路 2 1 に入力される基準信号である。

S/Hはクロック信号に同期して動作するスイ

ッチング素子S25の制御信号であり、サンプリング状態「S」、又はホールド状態「H」を選択する信号である。

SS1~SS11はクロック信号に同期して動作する変換セル回路22のスイッチング素子S1~S11の制御信号であり、サンプリングされたアナログ値Viや循環アナログ値VOに基づく電荷を、充放電用コンデンサC1~C3に入力する信号である。

SS12~SS14はクロック信号に同期して 動作するS/H回路25のスイッチ制御信号である。

S C S 1 . S C S 2 はクロック信号に同期して 動作する各比較回路 2 3 . 2 4 のスイッチング素 子 S 1 5 . S 1 7 . S 2 3 . S 1 9 . S 2 1 . S 2 4 の制御信号であり、各比較回路 2 3 . 2 4 に サンプリングされたアナログ値 V i や循環アナロ グ値 V O に基づく電荷を充放電用コンデンサ C 4 ~ C 7 に注入する信号である。

SCH1,SCH2はクロック信号に同期して

力を分担する。

また、比較回路24は、アナログ値Viと基準 電圧VGとの関係がVi<VGの場合には、デジタル値NO「-1」の出力を分担する。

これにより、アナログ入力信号VINから抽出 したアナログ値Viの重み付けを単一電源で、し かもフルスケールの変換レンジにて行なうことが できる。

第5図(a)~(f)は、本発明の実施例のA /D変換器の動作に係る補足説明図であり、アナ ログ値Viの取り込みから第1回目とのデジタル 値の出力に至る間のスイッチング素子S1~S2 5の状態を示す図である。

同図(a)において、まずクロック信号①の立ち上がりに同期して、さらに変換セル回路 2 2 のスイッチング素子S3を「ON」してアナログ入力信号VINを抽出する(サンプリング状態)。

これにより、充放電用コンデンサC3にアナログ入力信号VINから抽出されたアナログ値VI に基づく電荷が注入される。同時にスイッチング 動作する各比較回路 2 3 、 2 4 のスイッチング素子 S 1 6 、 S 1 8 、 S 2 0 、 S 2 2 の 期間信号であり、各比較回路 2 3 、 2 4 にホールドされたアナログ値 V i や循環アナログ値 V i に基づく電荷を加波/比較する信号である。

第4図は、本発明の実施例に係る変換料定レベルを説明する図である。

図において、しは変換判定レベルであり、 落準 電圧 V R と V G との中央値に基準電圧 V R / 2 を設定することにより得られる。これは、アナログ 人力信号 V I N より抽出されたアナログ値 V i に対して、 2 つの比較回路 2 3 、 2 4 により、変換レンジが 3 分割されたことになる。

このため、比較回路23は、アナログ値Viと 基準電圧VR、VR/2との関係が、VR/2を Vi<VRの場合には、デジタル値PO「+l」 の出力を分担する。

さらに、比較出力回路 2 6 はアナログ値 V i と 基準電圧 V R / 2 , V G との関係が V R / 2 < V i ≤ V G の場合には、デジタル値 O O 「 0 」の出

素子 S 6 . S 1 1 が「O N」され、充放電用コンデンサ C 2 に基準電圧 V R / 2 に基づく電荷と、 先のアナログ値 V i に基づく電荷が加減される。 他のスイッチング素子 S 1 . S 2 . S 4 . S 5 . S 7 ~ S 1 0 . S 1 2 ~ S 2 3 は、O F F である。

次に、図(b)において、クロック信号をの②の立ち上がりに同期して、スイッチング素子S2ちを「H」にし、さらに変換セル回路22のスイッチング案子S3、S6、S11を「OFF」すると共に、S7、S4を「ON」する。また、S/H回路のスイッチング案子S12、S14を「ON」してホールド状態を作る。これにより、電荷の充放電用コンデンサC1~C3、C8に充電される。

次いで、同図(c)において、クロック信号 4 - ③の立ち上がりに同期して、変換セル回路 2 2 のスイッチング素子STを「OFF」すると共に、し、S4、S5、S8、S10、S11か「ON」し、充放電用コンデンサC1~C3に電荷が注

入される。

一方、比較回路 2 3 . 2 4 のスイッチング素子 S 1 5 . S 1 7 . S 1 9 . S 2 1 . S 2 3 . S 2 4 がクロック信号 e - ③の立ち上がりに同期して「ON」し、充放電用コンデンサ C 4 ~ C 7 に低環アナログ値 V O - V i に基づく電荷が注入される。このとき、S / H 回路 2 5 のスイッチング素子 S 1 2 . S 1 4 が「O F F」すると共に S 1 3 が「O N」してオフセットが取り除かれる。

さらに、同図(d)において、クロック信号

・④の立ち上がりに同期して、変換セル回路 2.2
のスイッチング素子S5. S8. Si1. 「OFF」すると共にS4. S6. S9, S10か「ON」し、充放電用コンデンサC1~C3に基準電圧 VR/2に基づく電荷が注入される。

同時に比較回路 2 3 . 2 4 のスイッチング素子 S 1 5 . S 1 7 . S 1 9 . S 2 1 . S 2 3 . S 2 4 が「O F F 」すると共に S 1 6 . S 1 8 . S 2 0 . S 2 2 が「O N」し、充放電用コンデンサ C 4 ~ C 7 に基準電圧 V R . V C が接続される。

る。なお、比較回路 2 3 . 2 4 のスイッチング素子 S 1 6 . S 1 8 . S 2 0 . S 2 2 は「O N 」状態を継続している。

このクロック信号 # - ① ~ ®によって、変換セル回路 2 2 の入出力の関係は、入力電圧 V i (アナログ値). 出力電圧を V O (循環アナログ値)とすると、

VO=2Vi・A・VR(Aは定数)…(j) ここで、VRは基準電圧であり、Aは、比較出力回路26の出力によりPO「+1」、OO「0」、 NO「-1」の3つの値をとる。この変換セル回路22の出力は、循環アナログ値VOとなって、 再び変換セル回路22や比較回路23、24に入力される。

この操作が n 回線り返される。この n 回の繰り返しを式で表現すると、第1サイクル目の変換セル回路 2 2 の入力電圧 V i (i),出力電圧 V O (1),比較出力回路 2 6 の判定結果をAiとすれば、

次いで、同図(e)において、クロック信号 / 一⑤の立ち上がりに同期して、変換セル回路 2 2 のスイッチング素子 S 5 . S 1 1 が「ON」し、S 6 . S 1 0 が「OFF」すると共にオペアンプOP 1 のオフセットが取り除かれる。

なお、変換セル回路 2 2 のスイッチング素子 S 4 、 S 9 、 S 1 1 、 比較回路 2 3 、 2 4 のスイッ チング素子 S 1 6 、 S 1 8 、 S 2 0 、 S 2 2 及び S / H 回路 2 5 のスイッチング素子 S 1 3 は「O N」状態を維持している。

次に、同図(「)において、クロック信号 4 m ®の立ち上がりに同期して、変換セル回路 2 2 のスイッチング素子 S 4 、 S 5 、 S 9 、 S 1 l が「OFF」すると共に、 S 1 、 S 7 、 S 8 、 S 1 のが「ON」し、基準電圧 V R が充放電用コンデンサ C 1 ~ C 3 に接続され、次回の循環アナログ値 V O を生成する。

同時にS/H回路25のスイッチング素子SI 2が「OFF」すると共に、SI2. SI4が「ON」し、次回のホールド状態の準備がなされ

なる漸化式が得られる。

これにより、

 $VO(n)=2^n\cdot (VIN-\sum_{i=1}^n 2^{-i}\cdot Ai\cdot VR)$ となる。これをアナログ入力信号 V:I:N について 整理すると、

 $VIN = \sum_{n=1}^{r} 2^{-r} \cdot Ai \cdot VR + VO(n) \cdot 2^{-r}$ $\succeq x \cdot 3.$

なお、本発明の実施例では、比較出力回路 2 6 の判定結果 A I について、デジタル値 P O 「+ I」, O O 「 O 」、N O 「 - I 」をそれぞれ出力することができる。

また、デジタル出力、PO「+1」、OO「0」、NO「-1」を2進数に変換する方法は、2台のシフトレジスタ等を用いて、1ビット毎に確正を行うことにより得られる。例えば、比較出力回路26のデジタル値PO「+1」が1100.

NO「-1」が0011の場合には、次式により、

PO (+1, 1100 -) NO (-1, 0011

となり、3値を2値に変換することができる。

このようにして、本発明の実施例によれば、アナログ人力信号 V! Nから抽出されたアナログ値 Viに対して落単電圧 VR. VGを入力した 2 つの比較回路 2 3, 2 4 により当該 A/D 変換器の変換レンジが 3 分割され、変換判定レベルが基準電圧 VR. VGの中央値に設定されている。

このため、アナログ入力信号 V I Nから抽出されたアナログ値 V i や循環アナログ値 V O に対して、比較回路 2 3 , 2 4 共に、基準電圧 V R から V G までをフルスケール (入力レンジ) にして、比較出力信号 (CD) 1 , CD 2 を出力することができる。従って、比較出力信号 CD1 , CD2 を入力した比較出力回路 2 6 から 3 つのデジタル値 P O「+1」、OO「0」。及び N O「-1」

成することが可能となる。

これにより、音声認識装置などのアナログ/デジタル混在回路を制御するマイクロコンピュータ 同辺回路装置として、当該A/D変換器を搭載することが可能となる。

4. 図面の簡単な説明

第1図は、本発明のA/D変換器に係る原理図、 第2図は、本発明の実施例のA/D変換器に係 る構成図、

第3図は、本発明の実施例のA/D変換器のス イッチ制御に係るタイムチャート、

第4図は、本発明の実施例に係る変換判定レベルを説明する図、

第5図(a)~(f)は、本発明の実施例のA /D変換器の動作に係る補足説明図、

第6 図は、従来例のA/D変換器に係る構成図、 第7 図は、従来例の問題点に係る変換レンジを 説明する図である。 を出力することが可能となる。

また、変換セル回路 2 2 . 比較回路 2 3 . 2 4 の充放電用コンデンサ C 1 ~ C 7 の容量関係を C 1 = C 4 - C 6 - 2 C . C 3 - C 5 - C 7 - C としたり、変換セル回路 2 2 の仮想グランド電位及び S / H 回路 2 5 のオペアンプ O P 2 の仮想グランド電位を基準電圧発生回路 2 7 で、アナログ電源電圧 A V C C - V R の 1 / 2 とすることにより、 従来のような負の電源を省略することが可能となる。

これにより、従来に比べて変換レンジが広く、 単一電源で動作する3値制御循環比較型のA/D 変換器を製造することが可能となる。

(発明の効果)

以上説明したように、本発明によれば、アナログ人力信号を変換判定レベルを中心に再現性良くデジタル値に変換することができる。


このため、比較器の精度に左右されることなく、 単一電源で動作する高分解能のA/D変換器を構

(符号の説明)

- 11…スイッチ制御手段、
- 12…変換手段、
- 13…第1の比較手段、
- 14…第2の比較手段、
- 15…循環手段、
- 16…比较出力手段、
- ·VIN…アナログ人力信号、
 - VO…循環アナログ値、
- Vi…アナログ値、
- CD1, CD2…比較出力信号、
- VR. VR/2, VG…基準電圧、
- PO「+1」、OO「0」、NO「-1」…デジタル値、


♦ …クロック信号。


特許出願人 富士通株式会社 代理人弁理士 岡 木 啓 三




本発明のA/D変換器に係る原理図


第 1 図








本発明の実施例の A/D 変換器のスイッチ制御に係るタイムチャート 第 3 図














従来例の問題点に係る変換レンジを説明する図 第 7 図